IC设计智原(3035-TW)与联电(2303-TW)共同宣布，双方因应客户需求，已完成并交付 3 亿逻辑闸(300-million gate count)系统单芯片解决方案，采用联电40奈米制程，此款高复杂度SoC的产出，可为高阶通讯产品提供优异网络带宽，满足高速稳定传输需求。

智原指出，此款 3 亿逻辑闸SoC采用联电40奈米制程，SRAM容量高达100MB，可为高阶通讯产品提供优异的网络带宽，满足高速稳定传输需求，以因应新一代通讯产品需求。

智原表示，相较USB 3.0控制器芯片一般约为1200万逻辑闸，此高阶通讯方案，不但在逻辑闸数量上显示其高复杂与高难度，且由于其中整合了超过100种以上不同功能的IP设计。

智原ASIC事业副总经理郑弘屏表示，开发复杂度高的芯片，需投入大量研发资源与时间，智原拥有长期开发IP的技术能力与经验、及对制程的充分掌握与熟悉，因此透过与联电、客户等共同紧密的合作，在客户要求时程内交付解决方案，对这款芯片市场性及未来大量量产具高度信心。

联电先进技术开发处副总经理简山杰表示， 3 亿逻辑闸的SoC规模将近一般芯片的 4 倍，可见其复杂度，及所需整合的IP种类之多，联电累积30多年半导体产业经验与技术，能够协助客户快速地产出这个芯片。