近日，英特尔研究团队于国际会议上发表论文指出，在封装、晶体管堆栈技术及量子物理发展的帮助下，未来10年英特尔将有能力持续加速开发以提高芯片效能，强调直至2025年以后也要继续推进摩尔定律发展的决心。

外媒报道称，英特尔正尝试以小芯片(chiplet)或芯片块(tile)3D堆栈技术，取代传统2D形式，提升芯片运算能力。英特尔零组件研究部门在2021年国际电子组件会议(IEDM)上表示，通过混合键合(hybrid bonding)技术，可将堆栈芯片块之间的互连密度增加至超过10倍之多，芯片块精密程度也得以进一步提升。为了帮助整体生态系都能受惠于先进封装技术的发展，英特尔也呼吁制定新产业标准与测试流程。

为迎接即将来临的「后FinFET时代」，英特尔通过CMOS晶体管堆栈技术的开发，将一定芯片区域内的晶体管数量提升30%~50%。英特尔指出，通过堆栈方式，可节省芯片空间，降低连接长度与减少功耗，提升成本效益与芯片表现。

英特尔也正在为摩尔定律发展从「纳米」迈入「埃」(angstrom)时代铺路，通过厚度仅「数个原子」的晶体管新材料的开发，以克服传统硅通道(silicon channel)的局限，将一定裸芯片区域内可容纳的晶体管数量再增加数百万个。

此外，英特尔也创全球之先，通过氮化镓(GaN)电源开关与硅基CMOS在12英寸晶圆上的结合，提升为CPU供电的速度与减少输电过程中的损耗，同时减少主板零件数与所需空间。

为发展下一代嵌入式DRAM技术，英特尔也透过新兴铁电性(ferroelectricity)材料，提升低延迟内存读写能力，以满足从游戏到人工智能(AI)等日趋复杂的运算需求。

另外，英特尔也正在发展以硅晶体管为基础的量子运算，以及应用于极低功耗运算的全新开关。英特尔在会上展示全球第一个常温下实验性质的磁电自旋-轨道(MESO)逻辑设备，未来有望进一步开发出采用奈米级开关磁铁的新型晶体管，甚至有可能取代传统MOSFET晶体管。